Ingénieur Vérification Uvm H/F - 06

Menta est une société privée basée en France. Menta est le leader mondial des IP reprogrammables disruptives appelées eFPGA. Les produits Menta permettent de reconfigurer les circuits intégrés à volonté, après la production.
Menta recherche actuellement des personnes souhaitant faire partie d'une entreprise qui ouvre la voie aux prochaines innovations en matière de conception de SoC. Nous recherchons des ingénieurs très motivés, proactifs et passionnés.Vous serez responsable d'un flux de vérification basé sur UVM et contribuerez à un développement matériel passionnant et à fort impact, au sein d'une équipe de R&D collaborative au coeur de l'écosystème technologique de la Côte d'Azur.
Solide expérience en conception RTL et en vérification basée sur UVM
Maîtrise de Verilog / SystemVerilog / VHDL
Connaissance des outils EDA tels que Questa, VCS ou Xcelium
Connaissance des IP SoC (Ethernet, USB, DDR, etc.)
Solides compétences en script (Python, TCL), environnement Unix et Git
Maîtrise de l'anglais ; la maîtrise du français est un plus
Master ou équivalent dans un domaine pertinent
Diriger et gérer les flux de vérification pour les IP matérielles complexes
Soutenir la livraison des projets et l'intégration à long terme des produits IP